簡易檢索 / 檢索結果

  • 檢索結果:共2筆資料 檢索策略: "FPGA".ekeyword (精準) and ckeyword.raw="雙倍資料率"


  • 在搜尋的結果範圍內查詢: 搜尋 展開檢索結果的年代分布圖

  • 個人化服務

    我的檢索策略

  • 排序:

      
  • 已勾選0筆資料


      本頁全選

    1

    以雙鎖相迴路與雙倍資料率實現之現場可程式化閘陣列數位至時間轉換器
    • 電子工程系 /105/ 碩士
    • 研究生: 吳念儒 指導教授: 陳伯奇
    • 隨著積體電路技術之精進,現今的電路功能日趨複雜。為了滿足大量製造之需求,自動測試成為積體電路製造過程中非常重要的一環。其中,自動測試儀器被廣泛運用,其前端模組核心電路之一即為數位至時間轉換器(Dig…
    • 點閱:328下載:0
    • 全文公開日期 2022/08/17 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    2

    以現場可程式化閘陣列實現鎖相迴路延遲矩陣搭配雙倍資料率為基礎之高精度時間至數位轉換器
    • 電子工程系 /106/ 碩士
    • 研究生: 藍建廷 指導教授: 陳伯奇
    • 本論文提出一個實現於現場可程式化閘陣列(Field Programmable Gate Array,FPGA)並利用鎖相迴路延遲矩陣為基礎之時間至數位轉換電路(Time-to-Digital con…
    • 點閱:324下載:0
    • 全文公開日期 2023/08/20 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)
    1